차세대 반도체 트랜지스터 구조인 GAA는 삼성전자가 최초 상용화한데 이어 TSMC 및 인텔 등 글로벌 핵심 반도체 위탁생산(파운드리) 업체가 올해부터 양산 경쟁에 뛰어든다.
GAA는 10여년간 반도체 업계 주류를 지켜왔던 '핀펫' 시대의 종언을 고했다. 트랜지스터 핵심 요소인 게이트와 채널 접합면을 기존 3개(핀펫)에서 4개(GAA)로 확대, 반도체 성능을 높이고 저전력을 구현할 수 있다. GAA 선두주자는 삼성전자로, 2022년 3나노미터(㎚)에서 GAA 구조를 구현하는데 성공했다. 삼성전자는 제품을 고도화한 차세대 2㎚ GAA 공정을 선보일 예정이다.
GAA 기술 설명(출처: 삼성전자 뉴스룸) |
<이미지를 클릭하시면 크게 보실 수 있습니다> |
새해에는 TSMC와 인텔도 가세한다. TSMC는 2㎚ 공정에서 처음으로 GAA에 도전한다. 기술 자체만으로는 삼성전자보다 늦었지만, 안정적 수율 확보에 저력을 보인 TSMC인 만큼 추격이 매서울 것으로 예상된다. TSMC는 이미 2㎚ 기반 고객사 반도체 칩 시제품 개발을 완료한 것으로 알려졌다.
인텔은 GAA를 '리본펫'이라는 자체 브랜드로 개발, TSMC와 마찬가지로 올해 양산에 돌입한다. 1.8㎚ 수준으로 알려진 인텔 18A 공정에 적용한다. 인텔은 후면전력공급장치(BSPDN)도 18A 공정에서 첫 적용, 리본펫과의 시너지를 극대화할 방침이다. 웨이퍼 후면에 전력 공급 회로를 따로 배치하는 후면전력공급장치는 인텔이 앞장서고 있다. 삼성전자는 2027년, TSMC는 2026년 후면전력공급장치 기술 개발을 완료한다.
인공지능(AI) 반도체의 성능을 끌어올리고 비용 효율성을 높이기 위한 첨단 패키징 기술 경쟁도 올 한해를 뜨겁게 달굴 것으로 전망된다. 현재 AI 반도체 칩 시장 점유율 80~90%를 차지하는 엔비디아 칩은 CoWoS라는 2.5D 패키징 기술로 만들어진다. 그래픽처리장치(GPU)와 고대역폭메모리(HBM)를 실리콘 인터포저를 통해 연결하는 것이 핵심이다.
실리콘 인터포저 대신 실리콘 브릿지를 적용한 삼성전자 첨단 패키징 '아이큐브E' |
<이미지를 클릭하시면 크게 보실 수 있습니다> |
그러나 실리콘 인터포저는 고가라 AI 반도칩 가격 상승을 야기하고 있다. 시장 확산에 걸림돌이라는 것이 중론이다. 이에 삼성전자와 TSMC는 실리콘 인터포저 대신 실리콘 브릿지나 재배선층(RDL)을 대안으로 삼고, 관련 기술 개발이 한창이다. 업계에서는 2.1D와 2.3D로 불리는 패키징으로, AI 반도체 패키징 시장의 경쟁 우위를 확보하게 할 차세대 기술로 손꼽힌다.
권동준 기자 djkwon@etnews.com
[Copyright © 전자신문. 무단전재-재배포금지]
이 기사의 카테고리는 언론사의 분류를 따릅니다.
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.