삼성, 업계 첫 ‘12단 3D-TSV’기술 개발

머리카락 20분의1 굵기 통로 6만개 연결 / 신호 시간 짧아져 속도·전력 획기적 개선

삼성전자가 업계 최초로 최첨단 반도체 패키징 기술인 ‘12단 3차원 실리콘 관통전극’(3D-TSV) 기술을 개발했다.

삼성전자는 7일 와이어를 이용해 칩을 연결하는 기존 방식(와이어 본딩)과는 달리 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1 수준에 불과한 미세한 전자 이동통로 6만개를 만들어 연결하는 방식인 ‘12단 3차원 실리콘 관통전극’ 기술 개발에 성공했다고 밝혔다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 쌓아 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 가운데 가장 어려운 것으로 평가된다. 특히 ‘와이어 본딩’ 방식보다 칩 사이에 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있다.

이번 기술 개발로 기존 8단 적층 제품(HBM2)과 같은 패키지 두께(720㎛)를 유지하면서도 12개의 D램 칩을 쌓을 수 있게 돼 고객사들은 별도의 시스템 디자인 변경 없이도 차세대 고성능·고용량 제품을 출시할 수 있을 것이라고 회사 측은 설명했다.

이 기술에 최신 16Gb(기가비트) D램 칩을 적용하면 업계 최대 용량인 24GB(기가바이트)급 고대역폭 메모리(HBM) 제품도 구현할 수 있다. 이는 현재 주력 제품으로 양산 중인 8단 8GB 제품의 3배 수준 용량이다.

디바이스솔루션(DS) 부문 백홍주 부사장은 “인공지능(AI), 자율주행 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 중요해지고 있다”며 “기술 한계를 극복한 이번 기술을 통해 이 분야에서도 초격차 기술 리더십을 이어갈 것”이라고 말했다.

김선영 기자

ⓒ 세상을 보는 눈, 세계일보