[KMEPS 패키징 포럼] “AI 반도체 대역폭, 3D 집적 패키징 기술이 해결”

2024년 첨단 패키징 기술 미래 포럼 - 최리노 인하대 교수 박지호기자 jihopress@etnews.com

고성능 컴퓨팅 시스템(HPC) 등장으로 반도체의 3차원(3D) 집적 패키징 기술 확산이 빨라질 것이란 전망이 나왔다. 인공지능(AI) 등 첨단 반도체 회로 미세화 한계를 해결할 수 있어서다.

최리노 인하대 교수는 21일 'KMEPS 2024 첨단패키징기술 미래포럼'에서 “데이터 연산 속도의 발전은 지금까지 반도체 회로 미세화에 의존했지만 점점 한계에 이르고 있다”며 “AI로 인해 시스템과 메모리 반도체 간 높은 대역폭 연결이 필요해지면서 3D 패키징 집적 기술이 급부상했다”고 말했다.

AI 반도체는 현재 실리콘 인터포저 위에 시스템 반도체와 고대역폭메모리(HBM)을 수평으로 나란히 붙이는 2.5D 패키지로 만들어진다. 향후에는 하이브리드 본딩 기반의 3D 패키징으로 발전할 것이라고 최 교수는 전망했다.

하이브리드 본딩은 마이크로 범프(솔더볼)와 같은 연결 매체를 없애 반도체를 수직으로 직접 연결하는 기술이다. AI 반도체의 핵심 성능인 대역폭을 크게 늘릴 수 있다. 최 교수는 “현재 가장 높은 입·출력(I/O)을 구현할 수 있는 기술은 하이브리드 본딩으로 이론적으로 제곱밀리미터(㎟)당 최대 120만개의 I/O를 만들 수 있다”고 강조했다.

기존 시스템온칩(SoC) 한계를 넘어설 '칩렛' 구조로의 대전환도 패키징 산업의 핵심 트렌드로 꼽았다. SoC는 각종 기능을 수행하는 회로를 하나의 반도체 칩에 집적하는 방식으로, 현재 첨단 반도체의 주류다. 그러나 개발 시간이 길고 수율이 낮아 지속적인 성능 개선에는 한계가 있다.

이같은 한계를 극복할 대안이 '칩렛'이다. 칩렛은 중앙처리장치(CPU)·그래픽처리장치(GPU) 등 각 기능을 담당하는 반도체(다이)를 따로 제조한 후 다시 연결해 하나의 칩으로 구현하는 기술이다. 최 교수는 “SoC 내 크기가 큰 캐시를 떼어내 별도의 칩으로 만들고 하이브리드 본딩으로 위로 쌓으면 칩 크기가 줄어 수율을 개선할 수 있다”고 강조했다.

박진형 기자 jin@etnews.com

[Copyright © 전자신문. 무단전재-재배포금지]