컨텐츠 바로가기

“주도권 되찾는다” 옹스트롬 선택하며 제조 공정의 언어를 바꾸는 인텔

댓글 첫 댓글을 작성해보세요
주소복사가 완료되었습니다
인텔은 IA(Intel Accelerated) 행사를 통해 마이크로프로세서 세대 정의 방식을 완전히 바꾸고 있으며, 칩을 나노미터가 아닌 옹스트롬(Angstrom) 단위로 측정하겠다고 밝혔다.

구체적으로, 인텔은 공정 기술과 관련된 용어를 다시 만들고 있다. 앞으로 인텔의 10나노 슈퍼핀(SuperFIN) 기술은 ‘인텔 7’로 불리며, AMD가 라이젠 칩에 사용하는 7나노 공정 기술과 같은 수준에 놓는다. 인텔은 3월부터 이런 변화의 조짐을 보였는데, 이번에 공식화한 것이다.
ITWorld

ⓒ Gordon Mah Ung/IDG

<이미지를 클릭하시면 크게 보실 수 있습니다>



브랜드의 변화이긴 하지만, 기술적 근거가 전혀 없는 것은 아니다. 몇 년 동안 인텔과 AMD 같은 칩 제조 업체는 제품의 진화를 공정 노드 또는 공정 세대를 기준으로 정의했다. 처음에는 단위가 마이크론(Micron)이었고, 그 다음은 인텔이 벗어나느라 고생했던 14나노 공정과 같은 나노미터였다. 하지만 ‘7nm’ 공정을 정의하는 것이 점차 추상화되어 인텔 등은 이 용어가 기본적으로 의미가 없다고 주장하는 수준에 이르렀다. 대신에, 인텔은 공정 노드를 와트당 성능이라는 새로운 지표로 구분한다.

인텔이 이번에 발표한 내용에는 3가지 중요한 요소가 포함되어 있다. 첫째, 인텔은 새 공정 노드를 정의하는 전통적인 방식을 버리고 제품에 관해 이야기하는 방식을 바꾼다. 둘째, 이 발표는 ‘나노미터’ 시대의 종말을 의미하며, 칩을 옹스트롬을 기준으로 정의할 것이다. 마지막으로, 인텔은 2025년까지 칩 공정 영역의 주도권을 되찾을 것이라고 과감하게 선언했다.
ITWorld

마이크론과 나노미터를 사용한 기존 제조 공정 정의 방식 ⓒ Inel

<이미지를 클릭하시면 크게 보실 수 있습니다>



새로운 인텔 칩 제조 공정 언어

인텔의 제조 기술은 이제 ‘인텔 7’, ‘인텔 4’, ‘인텔 3’이라 불리며, ‘인텔 20A’로 넘어가고 있다. 기본적으로 이전 세대와 비교하여 와트당 성능이 얼마나 개선되었는지에 따라 정의될 것이다. 인텔 대변인은 “면적 개선을 주요 기술 파라미터”로 삼고 정의하겠다고 덧붙이면서, 구체적인 수치를 제공하지 않을 것이라고 말했다.

전통적으로, 우리가 말하는 ‘공정 노드’ 또는 ‘공정 기술’은 집적 회로의 기본적인 요소인 각 트랜지스터 게이트의 길이에 불과했다. 반도체 제조가 발전하면서 각 게이트의 크기가 작아졌다. 그 덕분에 칩 위의 고정된 면적의 트랜지스터 수가 18~24개월마다 2배로 증가할 것이라는 무어의 법칙이 가능했다.

하지만 익스트림테크(ExtremeTech)가 2019년 기사에서 밝혔듯이 마지막으로 게이트 길이가 공정 노드와 일치했던 시기는 1997년이었다. 대신에, 시간이 지나면서 SRAM 셀 크기, 핀 너비, 최소 금속 피치 등 제조 공정을 비교하는 방식이 점차 복잡해지자 칩 제조업체들은 필연적으로 ‘실제’ 게이트 길이를 ‘등가물’로 대체하기 시작했다. 그 어떤 요소도 일반적인 대화에서는 사용되지 않는다.

하지만 이제는 다음과 같은 용어가 인텔이 새로운 공정 노드를 이야기하는 데 사용하는 언어가 될 것이다.
ITWorld

인텔의 새로운 제조 공정 용어 사전은 인텔 7, 인텔 4, 인텔 3이다. ⓒ Intel

<이미지를 클릭하시면 크게 보실 수 있습니다>



10나노 슈퍼핀 기술은 기존 방식으로 불릴 것이다. 곧 출시될 앨더 레이크(Alder Lake) 칩에 사용된 ‘향상된 슈퍼핀’ 기술은 이제 ‘인텔 7’으로 불리며, 와트당 성능이 10~15% 더 효율이 높은 것으로 정의된다. 인텔의 수석 부사장 겸 인텔의 LTD(Logic Technology Development)의 공동 책임자 산자이 나타라잔 박사는 이 관계가 완전히 균일하지 않다고 말했다. 고정된 전력에서 인텔 7의 성능은 예상대로 10~15% 증가한다. 하지만 고정된 성능에서 인텔은 이보다 전력을 더 낮출 수 있다고 설명했다.

각각의 새로운 공정 노드와 함께 대표적인 프로세서와 예상되는 시점을 요약해 보았다.
  • 인텔 10나노 슈퍼핀 : 생산 중. 11세대 타이거 레이크
  • 인텔 7(인텔 10나노 향상된 슈퍼핀) : 생산 중. 이전 세대보다 10~15% 향상된 성능/와트. 앨더 레이크
  • 인텔 4(인텔 7나노) : 2021년 2/4분기 생산 착수. 이전 세대보다 20% 향상된 성능/와트. 메테오 레이크(Meteor Lake), 그랜드 래피즈(Grand Rapids), 제온(Xeon)
  • 인텔 3 : 2023년 하반기 예상. 이전 세대보다 18% 향상된 성능/와트. 제품 미공개.
  • 인텔 20A : 2024년 상반기. 세부 정보 미공개
  • 인텔 18A : 2025년. 세부 정보 미공개

인텔 LTD의 수석 부사장 겸 공동 책임자 앤 켈러 박사에 따르면, 인텔의 변화는 “몇 년 동안 받은 피드백”에 대응한 것이며, 새로운 프레임워크가 설정되어 “명확하고 일관되고 유의미해졌다”라고 강조했다.

지난 3월, 인텔의 새로운 최고경영자 팻 겔싱어는 IDM 2.0을 발표했다. 이 전략은 인텔의 CPU를 통합하는 것을 포함해 새로운 생산 설비, 개선된 공정 기술, 다른 기업을 위해 칩을 제조하는 완전히 새로운 파운드리 사업에 투자하여 인텔의 경쟁력을 높이는 것이다. 

인텔의 IA 행사를 통해 인텔의 파운드리 고객사 2곳을 파악하게 되었는데, AWS와 퀄컴이다. 퀄컴은 약간 놀라웠는데, 5G 부문의 경쟁업체이기 때문이다. 

옹스트롬으로의 발전

옹스트롬은 마이크론과 나노미터를 잇는 새로운 반도체 측정 단위로, 1옹스트롬은 0.1나노미터이다. 현재는 인텔이 옹스트롬 단위로 측정하는 것은 없지만, ‘옹스트롬’이라는 용어를 사용해 다음 세대를 강조한다.
인텔은 로드맵을 지속적으로 발전시키고 있으며, 더욱 전통적인 리소그래피가 활력을 다하면서 필요해진 제조 기법인 EUV(Extreme Ultraviolet) 리소그래피 활용을 늘릴 계획이다. 여기에 문제가 있다. 반도체의 세부가 이를 절단하는 레이저광선의 파장과 비교하여 너무 작아졌다. 칩 제조사는 패터닝(Patterning)이라는 기법을 사용하여 ‘속이는’ 방법을 찾아냈지만, 공정을 지속하기에는 너무 복잡해졌다.

EUV 자체의 문제도 있다. 우선, 전통적인 리소그래피보다 더 많은 공정 전력이 필요하다. 또 EUV 방사선이 모든 유형의 고체에 흡수되기 때문에 EUV도 진공이 필요하다. 제조 오류를 발생시킬 수 있는 소위 말하는 무작위 확률 영향도 EUV 제조에 문제가 되었다. 인텔은 통합 GPU를 망칠 수 있는 오류를 이런 GPU를 끈 상태로 판매하는 F 시리즈 코어 칩 등으로 이런 문제를 해결했다.

옹스트롬 세대로 넘어가기 위해서는 EUV가 필요하지만, 향후 몇 년 동안 인텔의 제조 단가(칩 가격)에 대한 실질적인 문제가 발생할 것이다. 지속적인 칩 부족 문제도 존재한다. PC 고객이 긴장을 하고 있는 이유도 있고, 인텔도 이미 칩 부족에 대해 경고하고 있다.

새로운 인텔 트랜지스터: 리본FET(RibbonFET)

인텔은 이 새로운 세대에 2011년 적측형 FINFET 기술을 발표한 이후 첫 번째 트랜지스터 디자인 변경을 포함해 트랜지스터 제조 및 패키징의 혁신이 동반될 것이라고 밝혔다. 
ITWorld

인텔의 새로운 PowerVia와 리본FET ⓒ Intel

<이미지를 클릭하시면 크게 보실 수 있습니다>



여기에서 인텔은 2가지 추가적인 변화를 추구하고 있다. PowerVia를 칩 상단에서 하단으로 이동하고 ‘GAA(Gate All Around)’ 디자인 또는 리본FET로 전환한다. PowerVia 기술은 전력 효율성을 개선한다. GAA는 기본적으로 칩을 통해 나노와이어를 생성한다. PowerVia와 리본FET 기술 모두 2024년에 인텔 20A에 적용된다.

GAA는 칩 설계를 2차원에서 3차원으로 확장한다. 패키징도 이런 방향으로 발전했다. 인텔은 2017년 EMIB(Embedded Multi-die Interconnect Bridge)를 발표했다. 이를 통해 인텔 CPU는 같은 칩 안에서 다른 프로세스 다이(Die)로부터 구성할 수 있었다. 포베로스(Foveros) 기술을 통해 다른 다이를 수직으로 쌓아 올릴 수 있는데, 프로토타입 레이크필드(Lakefield) 칩으로 발전했으며, 삼성 갤럭시 북 S(Samsung Galaxy Book S)에 탑재되었다. 하지만 인텔은 두 기술을 향후 출시될 앨더 레이크와 메테오 레이크 칩에도 사용할 것으로 예상된다.
ITWorld

​​​​​인텔의 포베로스 옴니와 포베로스 다이렉트 패키징 기술 ⓒ Intel

<이미지를 클릭하시면 크게 보실 수 있습니다>



인텔의 포베로스 옴니(Foveros Omni) 기술은 이를 더욱 확장해 포베로스의 ‘다이 분해’ 부분을 수직으로 확장한다. 기본적으로 인텔이 같은 칩 안에서 성능 코어와 저전력 코어를 결합할 수 있는 더 많은 수단을 제공할 것이다. 두 번째 기술인 포베로스 다이렉트(Foveros Direct)는 더 나은 전기 저항과 성능을 위해 직접 구리-구리 본딩을 추가할 것이다.

인텔은 2024년에 인텔 20A 공정을 통해 모든 것이 결실을 맺게 될 것이라고 밝혔다. 또한 2025년부터는 다시 칩 제조 산업을 선도할 것으로 기대하고 있다. 나타라잔은 “세부사항은 밝힐 수 없지만, 이미 18A를 개발하고 있다. 18A 기술을 통해 2025년까지 기술 주도권을 회복할 것으로 보고 있다”라고 덧붙였다. editor@itworld.co.kr

Mark Hachman editor@itworld.co.kr
저작권자 한국IDG & ITWorld, 무단 전재 및 재배포 금지
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.