컨텐츠 바로가기

카이스트, 뉴로모픽 반도체 개발…사물 지능 시대 앞당겨

댓글 첫 댓글을 작성해보세요
주소복사가 완료되었습니다

뉴런·시냅스 동작하는 단일 트랜지스터

기존 뉴런회로의 3500배 집적도로 구현

표준 실리콘 미세공정으로 반도체 제작

"뉴로모픽 하드웨어 상용화, 빨라질 것"

클라우드·에지컴퓨팅 AI 시장 기회 열어

아주경제

<이미지를 클릭하시면 크게 보실 수 있습니다>



한국과학기술원(이하 '카이스트') 연구진이 인간 뇌를 모방한 구조와 저전력으로 복잡한 기능을 수행하는 '뉴로모픽 반도체'를 만들었다. 단일 트랜지스터에 뉴런·시냅스 구조를 담아 집적도를 높이고, 제조공정을 단순화해 양산·상용화 문턱까지 낮췄다. 저전력·고성능 뉴로모픽 반도체를 활용하면 전력공급·통신속도가 제한적인 모바일·사물인터넷(IoT) 기기에서 인공지능(AI) 기술을 더 원활하게 구동하고, 사용자와 가까운 곳에서 클라우드·AI 기술을 제공하는 '에지 컴퓨팅' 환경을 더 효율적으로 구축할 수 있다.

카이스트는 최양규·최성율 전기및전자공학부 교수 공동연구팀이 단일 트랜지스터를 이용해 인간의 뇌를 모방한 뉴런과 시냅스로 구성된, 기존 대비 집적도 3500배 수준의 고집적 뉴로모픽 반도체를 개발했다고 5일 밝혔다.

뉴로모픽 반도체는 전통적(폰노이만) 컴퓨팅 시스템의 메모리 성능과 전원 효율 문제, 소형화 구현의 한계를 해결할 혁신기술로 꼽힌다. 앞서 IBM과 인텔이 상용 제품을 출시해 초기 시장을 형성하고 있는 기술이다. IBM은 지난 2014년 뉴로모픽 반도체 '트루노스'를 개발했고 미 공군 연구소는 2018년 이 칩으로 구성된 슈퍼컴퓨터 '블루레이븐'을 공개했다. 인텔은 2017년 '로이히(Loihi)'를 출시했고 작년 768개 칩을 탑재한 '포호이키 스프링스' 시스템을 발표했다.
아주경제

상용화된 CMOS 공정으로 제작된 단일 트랜지스터 기반 뉴런과 시냅스.

<이미지를 클릭하시면 크게 보실 수 있습니다>



이번 연구 성과는 클라우드·에지 컴퓨팅 기반 AI를 구동하는 데이터센터 서버와 IoT·모바일 기기용 하드웨어 시장의 기회를 열어 줄 수 있다. 한국전자통신연구원(ETRI)이 작년말 발간한 'AI 반도체 시장 동향 및 경쟁력 분석' 보고서에 따르면, 단기적으로 기존 컴퓨팅 방식을 AI 구동에 최적화한 'NPU 반도체'가 서버용 시스템에서 주류로 활용되고 장기적으로 뉴로모픽 반도체가 도입될 전망이다. GPU·FPGA 반도체가 널리 쓰이는 에지 컴퓨팅 환경에도 추론·학습 연산이 통합돼 향후 뉴로모픽 반도체가 활용된다.

뉴로모픽 반도체 구현을 위해 생물학적 뇌처럼 일정 신호가 통합돼 스파이크를 일으키는 '뉴런'과 뉴런 간 연결을 기억하는 '시냅스'가 필요한데, 이제까지 디지털 또는 아날로그 회로 기반의 뉴런과 시냅스가 차지하는 면적이 커 집적도를 높이기 어려웠다. 인간의 뇌는 1000억개 뉴런과 100조개 시냅스로 구성된다. 이를 감안해 집적도를 더 높이기 위한 여러 소재·구조의 뉴로모픽 반도체 기술이 제안됐지만 대부분 표준 실리콘 미세공정기술로는 제작될 수 없어, 상용화와 양산 등의 실용화 문제를 풀지 못했다.
아주경제

개발된 뉴로모픽 반도체를 기반으로 한 얼굴 이미지 인식 결과.

<이미지를 클릭하시면 크게 보실 수 있습니다>



연구팀은 상용화된 표준 실리콘 미세 공정 기술로 제작될 수 있는 단일 트랜지스터를 이용해 인간의 뇌를 모방한 뉴런과 시냅스로 구성된 뉴로모픽 반도체를 구현했다. 이를 통해 뉴로모픽 하드웨어 시스템의 상용화 가능성을 획기적으로 높였다고 설명했다. 또, 구현된 뉴로모픽 반도체를 활용해 뇌 기능(증폭 이득 조절, 동시성 판단 등)을 일부 모방했고 글자·얼굴 이미지 인식이 가능함을 나타냈다. 이 뉴로모픽 반도체를 제작하기 위해, 기존 양산 트랜지스터에 전혀 다른 기능을 담은 뉴로모픽 트랜지스터를 만들었다.

연구팀이 만든 뉴로모픽 트랜지스터의 평면적은 6단위 이하로, 기존 뉴런 회로의 평면적 단위(2만1000)보다 집적도가 3500배 이상 높다. 특히 이 기술은 복잡한 디지털·아날로그 회로를 기반으로 구성되던 뉴런을 단일 트랜지스터로 대체하고, 같은 구조의 시냅스와 함께 집적해 공정 단순화에 따른 비용 절감을 할 수 있을 것으로 기대된다. 이를 통해 실용적인 뉴로모픽 반도체의 집적도 개선과 비용절감, 뉴로모픽 하드웨어 상용화가 빨라질 전망이다.

한준규 카이스트 전기및전자공학부 박사과정(제1저자), 오정엽 박사과정(제2저자)가 참여한 이 연구논문 'Co-integration of single transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware'은 국제 학술지 '사이언스어드밴시스' 8월 온라인판에 출판됐다. 이번 연구는 한국연구재단 차세대지능형반도체기술개발사업, 중견연구사업, 미래반도체사업, 반도체설계교육센터 지원으로 수행됐다.

한준규 박사과정은 "상보성 금속 산화막 반도체(CMOS) 기반 단일 트랜지스터를 이용해 뉴런과 시냅스 동작이 가능함을 보였다"라며 "상용화된 CMOS 공정을 이용해 뉴런, 시냅스, 그리고 부가적인 신호 처리 회로를 동일 웨이퍼 상에 동시에 집적해 뉴로모픽 반도체의 집적도를 개선했고, 이는 뉴로모픽 하드웨어의 상용화를 한 단계 앞당길 수 있을 것"이라고 말했다.
아주경제

뉴로모픽 반도체를 개발한 카이스트 전기및전자공학부 공동연구팀 4인. (왼쪽부터) 최양규 교수(교신저자), 최성율 교수, 한준규 박사과정(제1저자), 오정엽 박사과정(제2저자)

<이미지를 클릭하시면 크게 보실 수 있습니다>



임민철 기자 imc@ajunews.com

- Copyright ⓒ [아주경제 ajunews.com] 무단전재 배포금지 -
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.