차세대 공정·패키징 선보인 인텔…"무어의 법칙 계속된다"

- 인텔4부터 EUV 도입…차세대 EUV도 세계 최초 적용 예정

[디지털데일리 김도현 기자] 인텔이 2025년 전후 청사진을 그렸다. 반도체 제조 경쟁력 확보에 초점을 맞췄다. 차세대 공정 및 패키징 기술을 통한 반도체 왕좌 탈환이 목표다.

27일 인텔은 '엑셀러레이티드' 행사를 온라인 개최하고 신기술 로드맵을 선보였다.

이 자리에서 팻 겔싱어 인텔 최고경영자(CEO)는 '인텔은 첨단 패키징 분야에서의 리더십을 바탕으로 2025년까지 공정 성능을 위한 혁신을 가속화하고 있다'며 '주기율표의 모든 원소가 고갈될 때까지 인텔은 무어의 법칙을 지속하고 실리콘 마법을 펼칠 것'이라고 말했다.

인텔이 공개한 내용은 크게 '노드'와 '패키징'으로 나뉜다. 노드 분야에서는 기존 나노미터(nm) 명칭을 깨고 새로운 정의 방식을 내세웠다. TSMC와 삼성전자와의 차별점을 둔 셈이다. 패키징 측면에서는 기술 개선에 무게를 뒀다. 자체 제품은 물론 반도체 수탁생산(파운드리) 고객사 제품에 적용할 방침이다.

◆5가지 반도체 공정 동시 개발=이번 행사를 통해 인텔은 'nm'라는 반도체 기준이 무의미함을 강조했다. 권명숙 인텔코리아 사장은 '공정 노드 이름은 업계가 직면한 혼란스러운 문제'라며 '원래 트랜지스터 길이에 따른 물리적 수치였으나 핀펫(FinFET) 기술 적용 이후 기존 방식에서 벗어나게 됐다. 인텔이 새로운 노드명을 발표한 배경'이라고 말했다.

이날 인텔은 5가지 노드를 소개했다. 우선 올해 말과 내년 초 각각 출시할 차세대 중앙처리장치(CPU) PC용 '앨더레이크'와 데이터센터용 '사파이어 래피즈'에는 인텔7 공정이 도입된다. 폰테베키오 그래픽처리장치(GPU)도 마찬가지다.

인텔7은 앞서 인텔이 활용해온 10nm 슈퍼핀 공정을 개선한 기술이다. 슈퍼핀은 게이트 프로세스를 향상해 전하 이동 속도를 높인 것이 특징이다. 인텔7은 10nm 슈퍼핀 대비 와트당 성능이 10~15% 높아졌다.

다음 단계는 인텔4다. 2022년 하반기 생산에 돌입할 프로세서 '메테오레이크(PC용)'와 '그래나이트 래피즈(서버용)'에 사용되는 공정이다. 두 제품은 2023년 출하 예정이다.

인텔4의 가장 큰 특징은 극자외선(EUV) 기술 도입이다. 인텔은 그동안 불화아르곤(ArF)에 의존해왔다. EUV는 13.5nm 파장의 빛을 이용하는 차세대 노광 공정이다. 인텔4는 인텔7보다 전력 효율이 20% 이상 개선될 것으로 보인다.

나승주 인텔코리아 상무는 '통상 세대마다 10~15% 성능이 향상되는 데 인텔4는 그 이상의 퍼포먼스 증가가 이뤄질 것'이라며 '인텔5가 아닌 인텔4로 명명한 이유'라고 강조했다.

인텔3는 인텔4의 업그레이드 버전이다. 와트당 성능 18% 및 면적 개선이 이뤄진다. EUV 활용도를 높이고 핀펫 공정을 최적화한다. 핀펫은 지느러미 모양으로 트랜지스터의 게이트와 패널이 닿는 면을 3개로 늘린 기술이다.

현재 인텔은 인텔3 기반 제품 개발을 완료하고 테스트 칩 생산까지 진행했다. 내장 구동 전류 증가, 고성능 라이브러리 등이 기대된다.

2024년 생산 제품에 활용될 인텔20A는 상징적인 의미가 있다. 옹스트롬(0.1nm) 시대를 연다. 나 상무는 '게이트 길이는 더 이상 의미가 없어진 상황에서 원자의 시대에 맞는 이름이다. 무어의 법칙이 끝나지 않았음을 나타내기 위해 인텔2가 아닌 인텔20A를 다음 이름으로 정했다'고 이야기했다.

인텔20A에는 리본펫(RibbonFET)과 파워비아(PowerVia) 기술이 들어간다. 리본펫은 'GAA(Gate All Around)'의 인텔 자체 네이밍이다. 게이트가 채널을 감싸는 방식으로 핀펫보다 닿는 면이 1개 더 늘어난다. 파워비아는 후면 전력 공급망이다. 기존에 신호선과 파워선이 혼용되면서 회로가 복잡해지고 간섭(노이즈) 현상이 발생하는 경우가 있었다. 파워비아는 파워선을 실리콘 기판 후면에 연결해 회로 구조를 효율화하는 기술이다. 인텔20A는 퀄컴 등이 활용할 전망이다.

마지막으로 2025년 초 목표로 준비 중인 인텔18A가 있다. 리본펫과 파워비아를 개선하는 방식으로 성능 향상을 이뤄낼 계획이다. 아울러 인텔은 EUV 장비를 독점하는 ASML과 긴밀한 협력을 통해 차세대 EUV 'High NA'를 업계 최초로 도입하기로 했다. 기존 EUV는 삼성전자와 TSMC 대비 늦었지만 이후 기술을 선제적으로 대응하는 셈이다.

◆차세대 패키징으로 혁신 이끈다=패키징 분야에서는 EMIB(Embedded Multi-die Interconnect Brigde)와 포베로스(Foveros) 기술이 핵심이다.

EMIB는 인텔이 2017년부터 일부 적용해온 패키징이다. 다이와 다이를 연결할 시 별도의 실리콘 없이 내장형으로 연결하는 구조다. 사파이어 래피즈는 EMIB를 적용해 양산하는 첫 서버용 프로세서다.

이후 차세대 EMIB는 실리콘 간 연결을 위한 돌기인 범프 피치를 기존 55마이크론에서 45마이크론으로 줄일 방침이다.

포베로스는 3차원(3D) 적층 솔루션 방식의 패키징이다. 메테오 레이크에서 2세대 포베로스를 구현한다. 이 제품은 36마이크론의 범프 피치와 5~125와트 열 설계 전력 범위가 특징이다.

차세대 기술로는 포베로스 옴니와 포베로스 다이렉트가 준비돼 있다. 각각 25마이크론 이하, 10마이크론 미만의 범프 피치를 갖췄다.

포베로스 옴니는 실리콘관통전극(TSV)와 구리 기둥을 병행하는 패키징이다. TSV는 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 기술이다. TSV를 안 쓸 수 있는 곳에 구리 기둥을 세워 전력 전달을 효과적으로 하는 구조다. 2023년 대량 생산 체제에 돌입할 것을 보인다.

포베로스 다이렉트는 실리콘과 실리콘으로 직접 연결하는 패키징이다. 저저항 상호연결을 구현할 수 있다. 포베로스 옴니와 포베로스 다이렉트는 상호보완적인 기술이다.

한편 업계에서는 이날 공개된 인텔의 기술들이 4년 내 상용화할 수 있는지에 대한 의문이 나왔다. 이에 인텔은 '선언적인 일정이 아니고 기술 검증이 어느 정도 끝난 상황이다. 연구개발(R&D)과 자본 투자까지 확정했기 때문에 큰 문제 없을 것'이라고 선을 그었다.

- Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지 -