컨텐츠 바로가기

인텔 "삼성전자·TSMC와 칩렛 생태계 표준화 추진"

댓글 첫 댓글을 작성해보세요
주소복사가 완료되었습니다

[인텔 이노베이션] 팻 겔싱어 "인텔18A 시험생산용 칩, 연말까지 설계 마친다"

(지디넷코리아=권봉석 기자)인텔이 삼성전자·대만 TSMC 등 전 세계 주요 반도체 파운드리(위탁생산) 업체와 함께 칩렛(반도체 조각) 반도체 상호 연결 기술 표준화를 위한 UCIe(유니버설 칩렛 인터커넥트 익스프레스) 컨소시엄 지지에 나섰다.

팻 겔싱어 인텔 CEO는 27일 오전 9시(미국 현지시간, 한국시간 28일 1시)부터 진행된 기술행사 '인텔 이노베이션' 기조연설을 통해 "인텔은 PCI 익스프레스, 이더넷, 와이파이 등과 마찬가지로 개방된 칩렛 생태계를 만들기 위해 UCIe 컨소시엄 결성을 도왔다"고 밝혔다.

지디넷코리아

인텔이 삼성전자·TSMC 등 주요 반도체 업체와 함께 칩렛 생태계 표준화 추진 의지를 밝혔다. (사진=인텔)

<이미지를 클릭하시면 크게 보실 수 있습니다>



UCIe 컨소시엄은 서로 다른 공급업체가 서로 다른 공정 기술에서 설계 및 제조된 칩렛이 첨단 패키징 기술과 통합될 때 함께 작동할 수 있는 개방형 생태계를 조성하는 것을 목표로 한다.

지난 3월 결성된 이 컨소시엄에는 인텔을 포함해 AMD, ARM, 퀄컴 등 주요 반도체 업체와 삼성전자, TSMC 등 반도체 생산 업체, 구글, 메타, 마이크로소프트 등 소프트웨어 기술 업체를 포함해 총 80여 개 이상의 업체가 참여하고 있다.

■ "UCIe, 칩렛 기술 표준화로 반도체 조합 도울 것"

팻 겔싱어 CEO는 "UCIe는 인텔의 반도체와 TSMC의 반도체, TI(텍사스 인스트루먼트)의 전력제어 반도체와 글로벌파운드리가 생산한 입출력 반도체를 한데 모아 인텔의 패키징 기술로 가공하는 것을 가능케 한다"고 설명했다.

실제로 인텔은 내년 제조할 차세대 코어 프로세서, 메테오레이크(Meteor Lake)부터 컴퓨트 타일(CPU), GPU와 입출력 타일, SoC 타일 등 총 4개를 3차원 반도체 적층 기술인 포베로스(FOVEROS)로 조합하는 칩렛 구조를 적용할 예정이다.

지디넷코리아

메테오레이크 프로세서의 타일 구조도. (사진=인텔)

<이미지를 클릭하시면 크게 보실 수 있습니다>



이 중 핵심 부품인 컴퓨트 타일은 인텔이 자체 시설을 통해 EUV(극자외선)를 활용한 인텔4(Intel 4) 공정에서 생산한다. 그러나 컴퓨트 타일 이외의 모든 타일은 외부에서 생산해 공급하며 가장 유력한 업체로 대만 TSMC가 꼽힌다.

■ 경쟁 업체인 삼성전자·TSMC도 "UCIe 지지" 한 목소리

인텔이 지난 해 3월 말 파운드리 산업 진출 이후 경쟁사가 된 삼성전자와 TSMC도 이날 행사에서 UCIe 컨소시엄 지지 의사를 밝혔다.

장샤오창(張曉強, Kevin Zhang) TSMC 사업개발부문 수석부사장은 영상 메시지를 통해 "개방된 반도체 플랫폼을 전달하는 것이 TSMC의 목표이며 UCIe를 지지한다"고 밝혔다.

지디넷코리아

인텔 이노베이션 기조연설에 등장한 한진만 삼성전자 메모리사업부 전략마케팅 실장. (사진=인텔)

<이미지를 클릭하시면 크게 보실 수 있습니다>



한진만 삼성전자 메모리사업부 전략마케팅 실장(부사장)도 "삼성전자는 칩렛이 (반도체의) 미래라고 보고 있으며 칩렛 생태계를 통해 이종 컴퓨팅을 지원할 것"이라고 밝혔다.

■ "인텔18A 공정 테스트용 칩, 연말까지 설계 마친다"

팻 겔싱어 인텔 CEO는 이날 EUV를 활용한 인텔4 뿐만 아니라 2024년 이후 적용할 인텔20A(Intel 20A, 2.0나노급), 인텔18A(Intel 18A, 1.8나노급) 등 공정의 현황에 대해서도 설명했다.

팻 겔싱어 CEO는 "통상 반도체 업계에서는 한 노드를 적용하는 데 2년이 걸리기 때문에 '인텔이 제정신이 아니다'라는 말도 있었지만 향후 4년간 5개 공정을 적용하겠다는 목표는 예정대로 진행중"이라고 설명했다.

지디넷코리아

팻 겔싱어 인텔 CEO는 ”인텔18A 공정을 활용한 테스트 칩 설계를 연말까지 마칠 것”이라고 밝혔다. (사진=인텔)

<이미지를 클릭하시면 크게 보실 수 있습니다>



이어 "인텔18A 공정에서 제품을 생산할 고객사를 위한 PDK(제품개발키트) 0.3 버전이 공급되었으며 이 공정을 활용한 테스트 칩도 올 연말 테이프아웃을 목표로 설계가 진행중"이라고 밝혔다.

테이프아웃(Tape-out)은 반도체 설계 회사가 제품 설계를 마치고 파운드리 회사에 양산을 위한 최종 설계도를 전달하는 과정이다. 이에 따라 인텔은 이르면 내년 초부터 인텔18A 공정 시범 생산에 들어갈 전망이다.

권봉석 기자(bskwon@zdnet.co.kr)

<© 메가뉴스 & ZDNET, A RED VENTURES COMPANY, 무단전재-재배포 금지>
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.