[IR52 장영실상] 삼성전자 '4비트 수직구조 낸드(QLC V-NAND) 메모리'

왼쪽부터 김형곤 수석, 이재덕 마스터, 박세준 수석, 박영호 수석.

삼성전자가 개발한 4비트 수직구조 낸드(QLC V-NAND) 메모리가 2021년 31주차 IR52 장영실상을 수상했다. QLC V-NAND 메모리는 메모리 셀 1개당 4개의 비트를 저장하는 기술이다. 기존 V-NAND는 메모리 셀 1개에 2개(MLC) 혹은 3개(TLC)의 비트를 저장할 수 있었다. 삼성전자는 셀당 비트 수를 4개까지 늘려 동일 면적과 가격 기준으로 약 33% 증가한 저장용량을 구현하는 데 성공했다. 이 V-NAND는 일반 소비자용 솔리드스테이트드라이브(SSD)뿐 아니라 기업용 SSD, 유니버설플래시스토리지(UFS) 카드 등에도 적용할 수 있다는 게 삼성전자 측 설명이다.

삼성전자가 QLC V-NAND를 개발한 건 최근 서버를 중심으로 대용량 SSD에 대한 수요가 늘고 있기 때문이다. V-NAND는 메모리를 저장하는 회로를 수직으로 쌓아 올려 저장용량을 키운다. 일반적으로 회로 층수가 높을수록 메모리 용량이 커진다. 하지만 삼성전자는 층수를 높이는 것만으로는 대용량 시장 수요에 완벽하게 대응하기 어렵다고 판단했다. 이에 따라 빠르게 용량을 키우기 위해 셀당 저장되는 비트 수를 늘렸다.

우선 삼성전자는 데이터가 소실되지 않도록 QLC 전용 메모리 셀 절연막을 개발해 신뢰성을 20% 높였다. 신뢰성이란 데이터를 여러 번 쓰고 지우거나 시간이 오래 지나도 소실되지 않는 성능을 뜻한다. 삼성전자는 오류 정정 능력도 약 18% 강화해 메모리 셀의 신뢰성을 더욱 강화했다. 또 삼성전자는 QLC 전용 데이터 쓰기·읽기 설계 기술을 개발했다. 이를 통해 비트 간 간섭 현상으로 발생하는 데이터의 오류를 막고 동작 성능 저하를 최소화했다. 셀당 비트 수를 높인 상태에서 QLC V-NAND의 가격을 유지하기 위해 삼성전자는 V-NAND 공정과 설계 기술에 더 매진했다. 삼성전자는 메모리 셀의 물리적인 높이를 경쟁사 대비 7~10% 낮췄다. 이를 통해 1번의 공정으로 생산해 경쟁사 대비 원가 경쟁력을 6~9% 우세하게 가져갈 수 있는 '원 스택(1 Stack)' 공정 개발에 성공했다. 현재 경쟁사들은 생산 공정을 2번이나 3번에 걸쳐 나눠 진행하는 '멀티 스택(Multi Stack)' 방식을 사용하고 있어 삼성전자에 비해 V-NAND 생산 단가가 높다.

■ 주최 : 과학기술정보통신부

■ 주관 : 매일경제신문사 한국산업기술진흥협회

[이종화 기자]

[ⓒ 매일경제 & mk.co.kr, 무단전재 및 재배포 금지]