컨텐츠 바로가기

"삼성·TSMC와 다르다"...나노 단위 버리고 기술격차 키우는 인텔, 차세대 EUV 장비도 1순위 확보

댓글 첫 댓글을 작성해보세요
주소복사가 완료되었습니다
AI타임스

(사진편집=김동원 기자)

<이미지를 클릭하시면 크게 보실 수 있습니다>


(사진편집=김동원 기자)인텔이 노드명 방식을 바꾼다. 나노미터 단위를 기재하지 않고 '인텔7', '인텔4' 등 뒤에 숫자만 붙이는 방식으로 변경한다. 10나노, 7나노, 5나노 등 나노 단위로 칩의 기준을 나누지 않고 와트당 트랜지스터 성능에 따라 기준을 분류한다. 업체마다 부르는 나노 숫자와 실제 트랜지스터의 게이트 길이가 달라 사용자의 혼란을 줄이겠다는 의도다.

권명숙 인텔코리아 사장은 27일 열린 '인텔 전략 발표 온라인 브리핑'에서 "마이크로 단위였던 공정 노드는 트랜지스터의 소형화에 따라 나노미터 단위로 측정되면서 기존 노드명 방식이 길이와 일치되지 않게 됐다"면서 "특히 인텔이 2011년 핀펫(FinFET) 기술을 도입하면서 그 차이는 더 커졌다"고 지적했다. 이어 "인텔은 고객들이 보다 나은 정보 기반의 의사결정을 할 수 있도록 명확하고 의미있는 체계를 갖춘 새로운 노드명을 만들었다"고 밝혔다.

나승주 인텔코리아 상무는 "인텔의 10나노 슈퍼핀은 10나노라고 하지만, TSMC의 7나노와 성능이 비슷하고 삼성이 부르는 숫자와도 성능이 다르다"면서 "우리가 얘기하는 7나노와 5나노는 현실과 같지 않는 숫자여서 직관적인 이름을 고객에게 제공하기 위해 노드명을 바꾸게 됐다"고 설명했다.

◆나노미터 단위 없애는 인텔, 옴스트롱 시대 연다

인텔의 새로운 노드명은 공정 성능과 전력, 면적 등 중요 기술을 기반으로 한다. 인텔은 기존에 이미 출시한 10나노 슈퍼핀은 이름을 유지한다. 이후 나오는 제품은 인텔7, 인텔4, 인텔3, 인텔20A 등의 이름으로 출시할 예정이다.

AI타임스

권명숙 인텔코리아 사장은 10나노 슈퍼핀 이후로는 나노 단위를 제외하고 인텔7, 인텔4 등으로 노드명을 바꾼다고 말했다. (사진=인텔 행사 캡쳐)

<이미지를 클릭하시면 크게 보실 수 있습니다>


권명숙 인텔코리아 사장은 10나노 슈퍼핀 이후로는 나노 단위를 제외하고 인텔7, 인텔4 등으로 노드명을 바꾼다고 말했다. (사진=인텔 행사 캡쳐)인텔7은 핀펫 트랜지스터 최적화를 기반으로 10나노 슈퍼핀보다 와트당 성능이 10~15% 향상된다. 기존 10나노 기반 '인헨스드 슈퍼핀(Enhanced SuperFin)'으로 알려진 제품이다. 올해 하반기 선보일 클라이언트 PC용 '앨더 레이크(Alder Lake)'와 내년 상반기 데이터센터용으로 출시되는 '사파이어 래피즈(Sapphire Rapids)'가 인텔7을 기반으로 생산된다.

인텔4는 인텔7보다 면적 개선과 함께 약 20%의 와트당 성능이 향상된다. 인텔4부터는 극자외선(EUV) 리소그래피 공정을 전면 활용된다. 웨이퍼에 패턴을 새기는 파장이 기존 193나노미터에서 13.5나노미터로 짧아져 그만큼 정교한 패턴 구현이 가능해진다. 2023년 출시가 예상되는 클라이언트 PC용 '메테오 레이크(Meteor Lake)'와 데이터센터용 '그래나이트 래피즈(Granite Rapids)'에 탑재된다. 이를 위해 2022년 하반기부터 생산에 들어갈 예정이다.

인텔3은 추가적인 핀펫(FinFET) 최적화와 EUV 활용을 높여 인텔 4에 비해 와트당 성능을 약 18% 향상하고 추가적으로 면적도 개선한다. 인텔3은 2023년 하반기에 제품 생산을 시작한다.

인텔20A부터는 단위가 달라진다. 나노보다 더 작은 단위인 옴스트롱(0.1나노)으로 생산된다. 나승주 상무는 "인텔20A부터 옴스트롱 시대가 열릴 것"이라며 "무어의 법칙(2년마다 반도체 집적도가 두 배 증가한다는 인텔 창업자 고든 무어의 이론)은 계속돼 20A 이후 18A 등의 제품이 출시될 것"이라고 말했다.

◆리본펫과 파워비아로 차별화된 기술력 선사

인텔은 20A부터는 '리본펫(RibbonFET)'과 '파워비아(PowerVia)' 기술을 탑재한다고 밝혔다.

AI타임스

<이미지를 클릭하시면 크게 보실 수 있습니다>


옴스트롱 단위로 낮아지는 인텔20A에는 리본펫과 파워비아 기술이 탑재된다. (사진=인텔 행사 캡쳐)리본펫은 게이트가 채널을 감싸는 방식인 '게이트올어라운드(GAA)'의 인텔 자체 네이밍이다. 3면을 감싸는 핀펫보다 닿는 면이 1면 더 늘어난다. 보다 세밀한 전류 조정이 가능해 전력효율을 높일 수 있다.

파워비아는 후면 전력 공급망이다. 기존에 함께 배치돼있던 파워선과 신호선을 분리했다. 기존에는 전력을 공급하는 파워선과 신호를 전송하는 신호선이 수십 층의 메탈 레이어에 함께 있어 신호가 매끄럽게 전송되지 못하고 노이즈에 간섭을 주는 현상이 있었다. 이에 인텔은 신호선과 파워선을 분리해 파워선은 실리콘 기판 후면에만 배치했다.

아파트로 이해하면 쉽다. 기존에는 20층 아파트에 파워선과 신호선이 함께 있어 신호 전달에 어려움이 있었다면, 이제는 파워선을 지하에만 배치하고 신호선은 지상층에만 배치해 보다 효율적인 신호 전송이 가능해졌다.

나 상무는 "파워비아는 2024년에 양산될 예정"이라며 "리본펫과 파워비아를 계속 개선해 인텔 18A부터 더 높은 성능을 구현할 수 있도록 할 것"이라고 말했다.

◆EUV 차세대 장비 업계 최초 확보 확정...기술 우위 점한다

나승주 상무는 이날 ASML의 차세대 EUV 장비인 하이엔에이(High Numerical Aperture) EUV를 인텔이 업계 최초로 확보하게 된다고 밝혔다. 하이엔에이 EUV 장비는 현재 TSMC와 삼성전자, SK하이닉스 등에 공급되는 EUV 장비보다 더 정교한 패턴을 그릴 수 있는 장비다. 2025년 이후부터 인텔 20A 모델 이상의 모델에 적용될 예정이다.

나 상무는 "인텔은 ASML로부터 차세대 EUV 장비를 업계 최초로 공급받는 것이 확정됐다"며 "인텔은 EUV 제품 개발 과정부터 ASML과 오랜 협력을 이어왔고 앞으로 차세대 EUV 기술을 정의하고 구축하고 배치하는 모든 과정에서 함께 협력하게 될 것"이라고 밝혔다.

또 그는 "인텔은 EUV 공정에 필요한 포토레지스트, 마스크 등을 제조하는 장비사와도 긴밀한 협력을 하고 있다"면서 "어플라이드머티어리얼즈, 램리서치, 텔(TEL) 등 장비사와도 긴밀한 관계를 유지하고 있다"고 설명했다.

◆인텔, 'EMIB'와 '포베로스'를 중심으로 첨단 패키징 리더십 자신

인텔은 이날 첨단 패키징 기술도 자신했다. EMIB(Embedded Multi-die Interconnect Bridge)와 포베로스(Foveros) 등의 기술로 패키징 분야에서 지속적인 리더십을 가져가겠다고 밝혔다.

EMIB는 다이와 다이를 연결할 때 큰 실리콘 없이 내장형으로 연결하는 기술이다. 기존에는 다이를 덮을 수 있는 큰 실리콘이 필요했다면, EMIB는 작은 실리콘 조각만 있어면 된다. 또 비용이 비싼 실리콘관통전극(TSV) 공정이 필요없어 단순화면서 저렴하게 제품을 만들 수 있다. TSV는 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 기술이다.

나 상무는 "EMIB는 표준 패키징 기술과 비교해 대역폭 집적도가 2배 높고, 전력 효율이 4배 향상된다"고 설명했다.

AI타임스

나승주 인텔코리아 상무는 EMIB가 표준 패키징 기술과 비교해 대역폭 집적도가 2배 높고 전력 효율이 4배 높다고 설명했다. (사진=인텔 행사 캡쳐)

<이미지를 클릭하시면 크게 보실 수 있습니다>


나승주 인텔코리아 상무는 EMIB가 표준 패키징 기술과 비교해 대역폭 집적도가 2배 높고 전력 효율이 4배 높다고 설명했다. (사진=인텔 행사 캡쳐)포베로스는 3D 적층 공정이다. 두 개 이상의 칩을 얇게 쌓아 올려 하나의 반도체로 만드는 기술이다. 인텔은 향후 이 기술을 ▲포베로스 옴니(Foveros Omni) ▲포베로스 다이렉트(Foveros Direct)로 발전시키겠다고 밝혔다.

포베로스 옴니는 TSV와 구리 기둥을 병행하는 패키징이다. 성능은 좋지만 가격이 비싸 반도체 수율에 악영향을 미치는 TSV를 필요한 부분만 사용하기 위해 구리 기둥을 함께 배치했다. TSV보다 굵은 구리 기둥을 사용해 전력이 더 잘 전달될 수 있도록 구성했다. 2023년에 대량 생산이 될 전망이다.

포베로스 다이렉트는 실리콘과 실리콘으로 직접 연결하는 패키징이다. 낮은 저항으로 전력을 전달할 수 있다. 포베로스 옴니와 상호 보완하며 사용하는 제품이다. 2023년에 준비될 예정이다.

AI타임스

인텔은 포베로스 기술로 패키징 시장에서 지속적인 리더십을 확보하겠다고 밝혔다. (사진=인텔 행사 캡쳐)

<이미지를 클릭하시면 크게 보실 수 있습니다>


인텔은 포베로스 기술로 패키징 시장에서 지속적인 리더십을 확보하겠다고 밝혔다. (사진=인텔 행사 캡쳐)한편 이날 인텔은 퀄컴과 아마존웹서비스(AWS)를 새 고객사로 확보했다고 밝혔다. 퀄컴은 2024년 개발 예정인 인텔 20A를 통해 제품을 생산한다. AWS는 인텔 파운드리 서비스의 패키징 솔루션을 활용하기로 했다.

AI타임스 김동원 기자 goodtuna@aitimes.com

[관련기사] AI 시대, 반도체는 미세화에서 패키징으로 한 단계 더 진화한다

[관련기사] 반도체 호황 지속된다...펫 겔싱어 인텔 CEO "반도체 부족 2023년까지 이어질 것"

Copyright ⓒ '인공지능 전문미디어' AI타임스 (http://aitimes.com)
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.