마이크론이 턱밑까지 쫓아왔다고?…시장선 “여전히 삼성이 선두”

삼성전자 ‘기술 위기설’ 분석해 보니

요즘 반도체 업계에서는 ‘마이크론 176단 3차원(D) 낸드 구하기’가 이슈다. 미국 마이크론이 지난해 11월 양산한다고 발표한 제품이다. 하지만 시장에서는 이 제품을 찾아보기가 어렵다고 한다.

16일 익명을 원한 반도체 업계 관계자는 “연구용으로 제품을 구하려고 1월부터 여러 경로를 통해 알아보고 있는데 다섯 달이 지난 지금도 방법을 찾지 못했다”고 말했다. 그는 이어 “시장에 이 제품이 풀리지 않았다는 의미”라고 덧붙였다.

마이크론이 176단 3D 낸드를 출시했다면, 이는 그동안 세계 최고로 평가받던 삼성전자의 기술력을 단숨에 뛰어넘는 것이다. 현재 삼성전자는 128단 V낸드를 만들고 있다. 올 하반기에야 176단 제품을 양산할 예정이다. 겉으로 봐선 삼성전자가 마이크론에 6개월~1년 뒤처진 모양새다.

삼성전자가 2019년부터 양산 중인 128단 V낸드 플래시 칩을 탑재한 데이터센터 전용 SSD. [사진 삼성전자]

삼성전자 ‘기술 위기설’이 퍼진 것은 이즈음부터다. 시장점유율 11.1%의 세계 5위 업체인 마이크론이 이 같은 신기술을 발표하자 “(삼성전자가) 경쟁 업체에 메모리 기술 1등을 내줄 수 있다. 파운드리(위탁생산)는 대만 TSMC와 격차를 줄이지 못하고 있다”는 얘기가 나왔다.

마이크론은 여기에 더해 지난 4월 세계 최초로 14나노미터(㎚·1㎚는 10억 분의 1m) D램을 개발했다고 선언했다. 삼성전자는 현재 15나노 D램을 양산 중이다. 그동안 기술의 ‘초격차’를 전략으로 내세웠던 삼성으로선 자존심이 구겨지는 일이다.

━

마이크론 “삼성보다 먼저 신기술 개발” 도발

하지만 시장에서는 “마이크론이 기술을 과장하고 있다”고 평가한다. 실제로 마이크론이 176단 낸드나 14나노 D램 양산에 성공해도, 기술 수준이 다를 것이라는 얘기도 나온다. 안기현 한국반도체산업협회 전무는 “후발업체는 선도 기술을 추격하는 구도라 그 격차가 좁혀지는 것은 사실이지만 메모리 반도체는 여전히 삼성이 선두”라고 진단했다.

낸드는 칩을 아파트처럼 수직으로 쌓아 올려 데이터 저장 공간을 늘리는 게 핵심 기술이다. 이런 3차원 구조 기술은 삼성전자가 2013년 세계 최초로 내놨는데 현재는 176단까지 높아졌다. 최근 업계의 고민거리는 낸드 높이가 높아지면서 생긴 물리적 한계다. 이 때문에 삼성전자도 단을 구성하는 셀의 크기를 축소하는 데 공을 들이고 있다.

삼성전자 관계자는 “최근 셀 자체의 평면적과 높이를 최대 35%까지 줄였고, 셀 체적을 줄이면서 생길 수 있는 셀 간 간섭 현상도 제어하는 기술을 개발했다”고 밝혔다. 같은 176단이어도 셀 크기가 작으면 전체 높이가 낮아진다.

삼성전자가 올해 발표한 반도체 기술. 그래픽=차준홍 기자 cha.junhong@joongang.co.kr

단을 쌓기 위해 구멍을 뚫는 ‘싱글 스택 애칭’ 기술력도 중요하다. 예컨대 100단을 쌓으려면 10억 개 넘는 구멍을 뚫어야 한다. 이 구멍을 뚫는 기술이 좋을수록 수율이 높아지고 가격 경쟁력으로 이어진다. 송윤흡 한양대 융합전자공학부 교수는 “삼성전자는 구멍을 한 번에 뚫을 수 있는 기술이 있어 같은 176단 낸드여도 경쟁사보다 낮은 단가로 공급이 가능하다”고 말했다.

삼성전자도 이런 분위기를 의식한 듯 올 상반기에만 10건이 넘는 신기술 개발 소식을 내놨다. 한진만 삼성전자 메모리사업부 부사장은 “올해 하반기 중 14나노 D램과 7세대 V낸드를 본격 양산할 계획”이라고 밝히기도 했다. 업계에선 “예전 같으면 영업비밀 차원에서 전혀 언급하지 않았을 개발 소식을 공개하면서 기술 과시를 하는 모양새”라고 말했다.

━

삼성, 4나노 공정으로 TSMC 추격 중

파운드리 분야에선 삼성전자가 시장점유율 56%의 절대 강자인 대만 TSMC를 추격하고 있다. 삼성전자는 점유율 17%로 세계 2위다. 삼성전자는 파운드리를 시작한 2015년 14나노로 시작해 2019년 7나노, 현재 5나노를 도입한 상태다. 하반기엔 4나노 파운드리 공정 기술을 도입할 계획이지만, TSMC는 4나노 공정을 내년 도입할 예정이다.

세계 D램 시장 점유율. 그래픽=차준홍 기자 cha.junhong@joongang.co.kr

반면 TSMC는 올해 5나노 공정 비율을 20% 이상 끌어올린다는 방침이다. 삼성으로선 TSMC가 선점한 5나노 영역을 뚫기 쉽지 않다는 의미다. 시장에선 삼성전자가 하반기에 4나노 공정 양산에 성공한다면 ‘역전 기회’를 잡을 수도 있다고 기대한다. TSMC의 5나노 공정을 확보하지 못한 고객사가 비슷한 가격이라면 삼성전자의 4나노로 눈을 돌릴 수 있다는 예측이다. 미국 IT 매체 아난드테크는 “퀄컴의 새로운 5세대(5G) 모뎀칩인 스냅드래곤 X62, X65를 삼성전자의 4나노 공정으로 생산할 계획”이라고 보도했다.

숙제는 수율이다. 4나노는 5나노보다 생산 비용이 많이 들지만, 고객사에 높은 가격을 요구할 수도 없는 상황이다. 그간 TSMC가 쌓아온 세부 기술력 차이도 극복해야 할 문제다. TSMC는 5나노 공정만 해도 5나노, 5나노 플러스, N5P 등 3가지로 세분화할 만큼 다양한 기술을 보유하고 있다.

━

창의적 아이디어 발굴 위해 ‘A랩’ 도입

업계에선 승부처를 차세대 주력 공정으로 꼽히는 3나노로 본다. 3나노부터 트랜지스터의 구조가 바뀌기 때문이다. 트랜지스터는 전류를 흐르게 하거나 막아 칩이 데이터를 처리하는 방식을 제어하는 구조다. 반도체의 성능과 전력 효율에 큰 영향을 미치는데 얼마나 작게 만드느냐가 관건이다.

16일엔 ‘버추얼 연구개발(R&D)’이라는 새로운 파운드리 사업 모델도 제시했다. 기존 파운드리 모델은 팹리스(설계전문) 기업이 칩 설계를 완료하고 나면 파운드리가 자사 공정을 활용해 반도체를 만들어 주는 형태였다.

버추얼 R&D는 제품 디자인부터 테스트·패키징까지 모든 칩 제조 과정에 관여해 고객사를 지원하는 모델이다. 하이엔드 공정 개발인 첨단 3나노 ‘MBC펫’에 대한 자신감도 드러냈다. 최시영 삼성전자 파운드리사업부 사장은 16일 온라인으로 열린 반도체 학술대회 ‘VLSI 2021’ 기조연설자로 나와 “(내년 양산 목표인) MBC펫이 앞으로 수 세대(multiple generation)에 걸쳐 활용될 것”이라고 밝혔다.

최재성 극동대 반도체장비공학과 교수는 “파운드리만 집중하는 TSMC와 달리 고객사처럼 설계도 하는 것이 삼성전자의 약점”이라며 “아예 TSMC가 범접할 수 없는 신기술을 개발하거나 고객사의 신뢰를 얻을 수 있어야 한다”고 말했다.

한편 삼성전자는 이달 창의적인 반도체 기술 개발 아이디어를 발굴하기 위해 ‘A랩(Adventure Lab)’을 새로 도입했다. 반도체 제품‧설비‧공정 등에 대한 혁신적 아이디어를 사업화하겠다는 뜻에서다. 심사를 거쳐서 최종 아이템으로 선정된 아이디어를 낸 직원은 1년간 현업에서 떠나 실제로 사업화할 수 있는 기회를 얻는다. 지난 15일 공모가 시작됐고 다음 달 초까지 아이디어를 받는다.

삼성전자 측은 “이전의 공모전이 우수 아이디어 선정에 그쳤다면 A랩은 아이디어를 실제로 사업부에 적용할 수 있는 기술로 구현할 수 있는 시간을 주는 것”이라고 설명했다.

최현주 기자 chj80@joongang.co.kr

▶ 중앙일보 '홈페이지' / '페이스북' 친구추가

▶ 넌 뉴스를 찾아봐? 난 뉴스가 찾아와!

ⓒ중앙일보(https://joongang.co.kr), 무단 전재 및 재배포 금지