본문으로 바로가기
62099911 0562020081362099911 03 0301001 6.1.17-RELEASE 56 세계일보 0 false true false false 1597315697000 1597318958000

삼성전자, EUV 시스템 반도체에 3차원 패키징 기술 ‘X-Cube’ 적용

글자크기
세계일보

삼성전자가 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트칩 생산에 성공했다고 13일 밝혔다. 삼성전자 제공


삼성전자가 업계 최초로 EUV(극자외선) 7나노 공정의 시스템 반도체에 3차원 패키징 기술인 ‘X-Cube’(eXtended-Cube)를 적용했다.

13일 삼성전자에 따르면 최근 X-Cube를 적용한 테스트칩 생산에 성공했다. X-Cube는 여러 개의 칩을 얇게 쌓아서 하나의 반도체를 만드는 기술로, EUV 7나노 공정에서는 삼성전자가 업계 최초로 구현했다.

통상 시스템 반도체에는 두뇌 역할의 로직과 저장 공간인 에스램(SRAM)이 병렬로 배치되는데, X-Cube 구현으로 로직과 에스램을 쌓아올릴 수 있게 됐다. 반도체는 크기가 작을수록 공간 활용도가 높아지고 수율이 개선되는데, X-Cube로 이 같은 효율성을 극대화할 것으로 보인다.

반도체 시장에서 적층 기술은 기술력의 지표로 여겨진다. 삼성전자는 이 기술을 EUV 7나노 미세공정에서 구현했다. 현재 7나노 공정 기술력을 가진 기업은 삼성전자와 TSMC 두 곳뿐이다. 여기에 X-Cube 기술이 더해지면 같은 공정이라도 성능과 효율성이 크게 개선된다. 파운드리(반도체 위탁설계)는 팹리스(반도체 설계) 고객사의 설계를 반영해 반도체를 제작해야 하는데, 이 같은 옵션이 더해진 것은 고객사의 설계 자유도를 크게 넓힐 것으로 보인다.

삼성전자는 칩을 쌓아 올리면서 반도체를 실리콘으로 연결하는 TSV(Through Silicon Via) 방식을 적용했다. 이를 통해 시스템 반도체의 데이터 처리 속도를 향상시키고 전력 효율도 개선될 것으로 기대된다. 삼성전자는 “글로벌 팹리스 고객은 삼성전자가 제공하는 X-Cube 설계 방법론과 설계툴을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있다”고 설명했다.

삼성전자는 EUV 미세 공정에 이어 후공정에서도 첨단 기술력을 확보하면서 2030년까지 시스템 반도체 1위를 달성한다는 ‘반도체 비전 2030’에 한걸음 다가설 것으로 보인다. 강문수 파운드리사업부 전무는 “반도체 성능 한계를 극복하기 위한 기술 혁신을 이어가겠다”고 말했다.

권구성 기자 ks@segye.com

ⓒ 세상을 보는 눈, 세계일보
기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.